PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-032260

(43)Date of publication of application: 04.02.1992

(51)Int.CI.

H01L 27/092

(21)Application number: 02-138912

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:

29.05.1990

(72)Inventor: HAYASHI TAKANAO


UCHIYAMA AKIRA

YOKOYAMA TAKESHI

(54) SEMICONDUCTOR DEVICE AND METHOD FOR FORMING ITS WIRING

(57) Abstract:

PURPOSE: To properly form an impurity profile of a gate electrode and to easily regulate it by a method wherein part of the electrodes of a semiconductor device having two or more MOS field effect transistors on the same substrate have a thickness different from that of the other electrodes, or all the thickness of the electrodes are different from one another. CONSTITUTION: A gate electrode 115 of a pMOSFET is formed of p+ type polysilicon, a gate electrode 117 of an nMOSFET is formed of a thicker n+ type polysilicon than the gate electrode of the pMOSFET, and a side wall film 19 provided on the side of the electrode 117 of the nMOSFET is further formed. If three or more types of MOSFETs having different side wall widths are formed, a semiconductor device having three or more types of MOSFETs having different film thickness of the gate electrode is formed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-32260

Sint. Cl. 5

識別記号

庁内整理番号

❷公開 平成4年(1992)2月4日

H 01 L 27/092

7735-4M 7735-4M

H 01 L 27/08

D $\tilde{3}$ $\tilde{2}$ $\hat{1}$ E

審査請求 未請求 請求項の数 8 (全18頁)

60発明の名称 半導体装置及びその配線形成方法

> ②特 頭 平2-138912

29出 願 平2(1990)5月29日

仞発 明 者 ②発 明 者

尚 蔁 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

②発 明 山 Ш 武

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

横 ⑦出 頭 人 沖電気工業株式会社

林

内

東京都港区虎ノ門1丁目7番12号

70代 理 弁理士 大垣 老

细

1.発明の名称

半導体装置及びその配線形成方法・

2.特許請求の範囲

(1)同一基板に2個以上のMOS電界効果トラン ジスタを具える半導体装置において、

一部の電界効果トランジスタのゲート電極の膜 厚を他の電界効果トランジスタのゲート電極の腰 厚と違えてあること、または、全部のMOS電界 効果トランジスタのゲート電極の膜厚を互いに違 えてあることを特徴とする半導体装置。

(2)請求項1に記載の半導体装置において、

一部の又は全部のMOS電界効果トランジスタ のゲート電極の側壁に側壁腰を設けてあることを 特徴とする半導体装置。

(3)請求項2に記載の半導体装置において、

前記側壁膜の、当該側壁腰が設けられている側 壁面の法線方向における幅を、当該側壁膜が設け られているゲート電極の腰厚に応じて違えてある ことを特徴とする半導体装置。

(4)請求項1に記載の半導体装置において、

前記2個以上のMOS電界効果トランジスタと してpMOS及びnMOS電界効果トランジスタ を含み、

前記pMOS電界効果トランジスタのゲート電 極を、p型ポリシリコン及びこの上に積層された 金屬シリサイドで少なくとも構成してあり、前記 n M O S 電界効果トランジスタのゲート電極を、 前記p型ポリシリコンとは腰厚が異なるn型ポリ シリコン及びこの上に積着された金属シリサイド で少なくとも構成してあり、

少なくとも1組のpMOS及びnMOS電界効 果トランジスタ間において、前記p型ポリシリコ ン及びn型ポリシリコンを互いの側面同士によっ て接続してこれらポリシリコンの接続部にこれら ポリシリコンの腰厚差による段差を構成してあ

該段差部における腰厚が厚い側のポリシリコン の側壁に側壁腰を設けてあり、

該側壁腰部分上において前記pMOS電界効果

トランジスタの金属シリサイド及び n M O S 電界 効果トランジスタの金属シリサイドを非接触状態 としてあること

を特徴とする半濃体装置。

(5)請求項4に記載の半導体装置において、

非接触状態とされた前記pMOS電界効果トランジスタの金属シリサイド及びnMOS電界効果トランジスタの金属シリサイド間を、該金属シリサイドとは異種の導電性材料で接続してあることを特徴とする半導体装置。

(6)半導体基板上側に単結島シリコン、ポリシリコン及び非島質シリコンのいずれか 1 種または複数種から成るシリコン層を形成する工程と、

譲シリコン層を所定の形状で厚さ方向において 一部除去して該シリコン層に腠厚の異なる領域を を形成する工程と、

設展厚の具なる領域間の境界部に構成される段 差部に構成される例壁にシリコン酸化膜又はシリコン窒化膜から成る側壁膜を形成する工程と、

設働雙腰を含む前記シリコン層上に金属層を形

(従来の技術)

従来から、nチャネルMOSFET(以下、nMOSFETと称する。)及びpチャネルMOSFETと称する。)を同一基板上に形成し相補的に用いるCMOS(ComplementaryMOS)半導体装置が、低消費電力であること等の点から、広く用いられている。

このようなCMOS装置の標準的な構成においては、pMOSFET及びnMOSFET各々のゲート電極は、n・ポリシリコンで共に構成される(例えば、文献®(「VLSIテクノロジー入門」平凡社(1986・9・1)。これは、分からなプロセスで低抵抗なゲート電極が得られること及び可動イオンをポリシリコン中にあったが、p及びnMOSFET各々のゲート電極をn・ポリシリコンで構成した上述のようなCMOS半導体装置においては、nMOSFETは表面チャネル型となり、また、pMOSFE

成しこの試料に対し熟処理して金属シリサイドから成る配線を形成する工程とを含むこと を特徴とする配線形成方法。

(7)請求項6に記載の配银形成方法において、

前記金属層形成前に、前記腰厚の異なる領域毎に異なる導電型の不純物を導入することを特徴とする配線形成方法。

(8)請求項6に記載の配線形成方法において、

前記記線がCMOSのpMOS及びnMOS電 界効果トランジスタのゲート電極であることを特 徴とする配線形成方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、MOS(Metal Oxide Semiconductor)電界効果トランジスタ(以下、MOSFETと略称することもある。)を多数有する半導体装置と、この半導体装置に備わる配線(ゲート電極等の電極も含む。)を形成する際に用いて好適な配線形成方法とに関するものである。

Tは、そのしきい値電圧V。を所望の値例えば - 0。 7 V程度に設定しようとするとチャネル部 をp型に反転させる必要があることからチャネル がケート電極下の深い位置に形成されるため、い わゆる埋め込みチャネル型となる。

しかし、上述のようにPMOSFETが埋め込みチャネル型となっているCMOSFETが微細なは、その高集積化に伴い各MOSFETが微細なものとされると、PMOSFETにおいてパンチスルーが生じ易くなる等のいわゆる短チャネル効果が著しくなってしまう。従って、CMOSFETがネックとなってしまうという問題があった。

そこで、nMOSFETのゲート電極はn・ポリシリコンのままとし、pMOSFETのゲート電極をp・ポリシリコンで構成することにより、p及びnMOSFET共に表面チャネル型とした構成のCMOS半導体装置(以下、異極性ゲートを有するCMOS半導体装置と称することもある。)に関する研究が従来からなされていた(例

えば、文献®:アイイーディーエム(IEDM) (1987)p.367~370)。そして、この文献®によれば、このCMOS半導体装置は、以下のように製造されていた。第8図(A)~ (C)は、その説明に供する図であり文献®に掲載の工程図の一部を引用したものである。

先ず、第8図(A)に示すように、p型シリコン基板11上にNウエル13が公知の方法により形成され、次に、素子分離のためにLOCOS(Local Oxidation of Silicon)法によりフィールド酸化腰15が形成され、次に、例えば熱酸化等のような公知の方法によりゲート酸化腰17が形成される(第8図(A))。

次に、公知の成膜技術によりp型シリコン基板 1 1 上にノンドープのボリシリコン(図示を省略)が形成され、その後、公知のフォトリソグラフィ技術及びエッチング技術によりこのポリシリコンがパターニングされ、n M O S F E T のゲート電極19とp M O S F E T のゲート電極19とp M O S F E T のゲート電極21と

ドレインからの空乏層の拡がりを抑制出来る。このため、パンチスルーが生じにくくなる。その詳細な解析は、例えば文献©(アイ・イー・イーイー(IEEE)、Vol、ED-32、No、3、p、584(1985))になされている。

また、上述の異様性ゲート構造とは別に或いはこれに加えて、MOSFET個々の構造を工夫をすることで、短チャネル効果を抑制しようとすることも従来からなされていた。

その一例としてオフセット構造を有するMOSFETがあった。第9図(A)はこのMOSFETのゲート長方向に沿った方向で切った機略的な断面図である。

第9図(A)において、31はシリコン基板、33はソース・ドレイン領域、35はゲート酸化膜、37はゲート電極、39はゲート電極37の側面に設けたサイドウォールである。オフセット構造を有するMOSFETにおいては、ソースドレイン領域33は、サイドウォール39形成後のイオン注入によって形成される。このため、実効

が同時に形成される(第8圀(B))。

次に、第8図(B)に示すように、nMOSFET形成予定領域に対し選択的にn型不純物としての例えばAs+がイオン注入される。これによりゲート電極19への不純物ドーピングと、nMOSFET側のソース・ドレイン領域23の形成とが同時になされる。

次に、今度は、第8図(C)に示すように、pMOSFET形成予定領域に対し選択的にp型不純物としての例えばBFz*がイオン注入される。これによりゲート電標21への不純物ドーピングと、pMOSFET側のソース・ドレイン領域25の形成とが同時になされる。この結果、異極性ゲートを有するCMOS装置の主要部が得られる。

上述のような異様性ゲートを有するCMOS半導体装置によれば、pMOSFETのしきい値電圧V、を合わせ込む場合、チャネル部はnMOSFET同様に基板の導電型と同じ導電型と出来然もその濃度を高く設定して行うことが出来るので

的なゲート長ℓ,は、サイドウォールを有していない過常のMOSFET(第9図(B)参照)のゲート長ℓ,に比べ長く出来るので、その分、短チャネル効果を抑制出来た。

また、他の例としてLDD(Light1y Doped Drain)構造を有するMOSF ETがあった。第10図はこのMOSFETの ゲート長方向に沿って切った機略的な断面図である。

第10図において、31~39は、第9図を用いて説明したものと同じものである。また、41はソース・ドレイン領域33の導電型と同じ等電型の不純物層であって不純物濃度がソース・純物層イン領域33のそれより低くされている不純物層41と称する。(以下、低濃度不純物層41と称する)ウォースののののでは、サイドウォール39が形成される。の後、ソース・ドレイン領域33が形成される。

このLDD構造によれば電界接和が図れるので、 短チャネル効果と並び微細化の際に問題となる ホットキャリア効果を抑制出来た。

(発明が解決しようとする課題)

しかしながら、従来の半導体装置では、各MO SFET(例えばp及びnMOSFET)各々の ゲート電極の膜厚は同じにされていた。

このため、例えば、ゲート電極への不純物導入及びソース・ドレイン領域形成のための基板への不純物導入を、同一のイオン工程で一度に行った場合(第8図(B)又は第8図(C)参照)、ソース・ドレイン領域に対しては適正な不純物プロファイルが得られても、ゲート電極についないなりで、サート電極の不純物プロファイルが再望のものとならない場合があるという問題点があった。

また、オフセット構造を有するMOSFETや LDD構造を有するMOSFETにおいては、 サイドウォールは不可欠であるが、このサイド

まいCMOS回路が形成出来ないためこれを金属シリサイドによって補うためであり、また、ゲート電極の抵抗を金属シリサイドによって下げるためである。

しかし、異種性ゲート電極を有するCMOS半 **導体装置においてゲート電極をポリサイド構造と** した場合、製造工程中で行われる種々の熱処理工 程において、一方の導電型のポリシリコンケート 電極中のドーパントが他方の夢電型のポリシリコ ンゲート電極中へ、金属シリサイドを介し拡散す るという問題点が生じてしまう。このような不純 物の拡散は、ゲート電極とされているポリシリコ ン中の不純物濃度を変化させるのでポリシリコン の仕事関数を変え、しきい値電圧V〟を大幅にず らす等信頼性上好ましくない結果を招いてしま う。異極性ゲート電極間の金属シリサイドを介し ての不純物拡敞に起因するしきい値V。のシフト については、例えば文献(アイイーディエム デ クニカル ダイジェスト (IEDM Techn ical Digest), p. 252 (198

また、異極性ゲート電極を有するCMOS半導体装置の場合、ゲート電極は、該当する導電型のボリシリコン電極上に金属シリサイドが積層されたいわゆるボリサイド構造とされる。その理由は、p及びnMOSFETのゲート電極向士を接続しただけではその接続部にpn接合が出来でし

6)) に開示されているが、これにつき第11図 (A)及び(B)を参照して簡単に説明する。こ こで、第11図(A)は、異極性ゲートを有する CMOSインパータの構成を概略的に示した平面 図、第11図(B)は第11図(A)のI-I線 に沿ってこのCMOSインバータを切って示した 断面図である。いずれの図も、中間絶縁履等は省 略してある。また、これら図において、51はp 型シリコン基板、53はNウェル領域、55は フィールド酸化膜、57aはpMOSFET側の ゲート酸化膜、57bはnMOSFET側のゲー ト酸化膜、59はpMOSFETのゲート電極で ありこの場合 p * ポリシリコン、61 は n M O S FETのゲート電極でありこの場合 n + ポリシリ コン、63は両ゲート電極59,61の接続部、 65は金鷹シリサイド例えばWSiである。 さら に、特に第11図(A)において、67,69は p又はnMOSFETのアクティブ領域、71 a. 71bdpMOSFETのソース・ドレイン コンタクト、73a,73bはnMOSFETの

ソースドレインコンタクト、75は電源5Vと接続される配線、77は当該CMOSインバータの出力部となる配線、79は接地配線、81は各MOSFETのソース・ドレイン領域である。

このような異様性ゲートを有するCMOSインパータの、59.61.65で構成されるゲート電極においては、製造工程中の例えば不純物活性化のための熟処理によって、nMOSFETのn・ポリシリコン61中のn型不純物(例えばAs)が金属シリサイド65を介し第11図中矢印Qで示す如くpMOSFETのp・ポリシリコン59中へ拡散し上述のような問題点を引き起す。

これを回避するため、第12図(A)に示すように、金属シリサイドの、ゲート電極接続部63上に相当する部分を寸法し、程度除去し金属シリサイドを65a,65bの二部分に分離して耐ゲート電極59,61の金属シリサイドによる接続をなくし、この状態で熱処理をし、その後、分離されている金属シリサイド部分65a,65b

(課題を解決するための手段)

この目的の達成を図るため、この出願の第一発明によれば、同一基板に2個以上のMOS電界効果トランジスタを具える半導体装置において、

一部の電界効果トランジスタのゲート電極の膜厚を他の電界効果トランジスタのゲート電極の膜厚と違えてあること、または、全部のMOS電界効果トランジスタのゲート電極の腰厚を互いに違えてあることを特徴とする。

また、この出願の第二発明によれば、

半導体基板上側の所定領域に単結晶シリコン、 ポリシリコン及び非晶質シリコンのいずれか 1 種 または複数種から成るシリコン層を形成する工程 と、

該シリコン層を所定の形状で厚さ方向において 一部除去して該シリコン層に膜厚の異なる領域を を形成する工程と、

該腰厚の異なる領域間の境界部に構成される段 差部に構成される側壁にシリコン酸化腰又はシリコン窒化腰から成る側壁膜を形成する工程と、

この発明はこのような点に鑑みなされたものであり、従って、この発明の目的は、上述の問題点を解決出来る構造を有する半導体装置及びこの装置に偏わる配線の形成に用いて好適な配線形成方法を提供することにある。

該倒壁腰を含む前述のシリコン層上に金履層を 形成しこの試料に対し熱処理して金属シリサイド から成る配線を形成する工程とを含むこと を特徴とする。

なお、この第二発明の実施に当たり、前述の金 属層形成前に、前述の腰厚の異なる領域毎に異な る導電型の不純物を導入するのが好適である。

さらに、この第二発明の実施に当たり、前述の 配線をCMOSのpMOS及びnMOS電界効果 トランジスタのゲート電極とするのが好適であ る。

(作用)

第一発明の構成によれば、以下に説明するよう な作用が得られる。

①・・ゲート電極への不純物導入及び当該MOS FETのソース・ドレイン領域を形成するための 基板への不純物導入を同一イオン注入工程でかつ ソース・ドレイン領域形成に適正なイオン注入条 件で行う方法により半導体装置を製造する場合で も、この第一発明の構成では当該MOSFETの ゲート電極の腰厚を適正なものに違えることが出来るのでゲート電極の不純物プロファイルを適正 化出来る。この結果、両者の不純物プロファイル の調整が容易になる。

②・・ケート電極にサイドウォールを具えるMOSFETにおいてはサイドウオールの幅はゲート電極の腰厚により制御出来る。従って、同一基板に複数のMOSFETを具える半導体装置であったりなくとも1個以上のMOSFETがゲートされている半導体装置にこの第一発明を適用した場合、一部のMOSFETのみにサイドウォールをおいてあること、サイドウォール幅を一部のMOSFETのようにおいてまたは各MOSFET毎に違えるとが容易になる。

③・異極性ゲートを有するCMOS半導体装置を構成する場合、p及びnMOSFETの各々のゲート電極の膜厚を違えておくと、これらゲート電極の接続部にはこれらゲート電極の腰厚差に起因する段差を構成出来る。さらに、この段差部の

第1実施例の半導体装置の構造説明

先ず、第1実施例として、pMOSFET及びnMOSFET各々のゲート電極の膜厚を違えてあり然もnMOSFETがLDD構造を有するMOSFETであるCMOSインパータの例を説明する。

第1図(A)~(D)は、第1実施例のCMOSインパータの構造説明に供する図であり、特に第1図(A)はこのインパータを基板上方から見て機略的に示した平面図、第1図(B)~(D)は、該インパータを第1図(A)の『-『線、Ⅲ-Ⅲ線またⅣ-Ⅳ線に沿って切って機略的に示した断面図である。

第1図(A)~(D)において、101はp型シリコン基板、103はNウエル、105はフィールド酸化膜、107a,107bはpMOSFETのソース・ドレイン領域、109a,109bはnMOSFETのLDの構造に係る低濃度不純物層、113はゲート酸

膜厚の厚い側のゲート電複側面には従来公知の方法で容易に側壁膜が形成出来る。ここで、異種性ゲートを例えばポリシリコンで構成した場合で創壁膜を含むこの異種性ゲート上に金属を形成しています異種性ゲート上のみで起こる。従って、側壁膜上の金属膜を除去すると、p及びnMOSトETは金属シリサイドによっては接続されない状態となる。

また、この出願の第二発明の配線形成方法によれば、シリコン層の段差部に設けたシリコン酸化 膜上においては金属シリサイドが形成されないことを利用して金属シリサイドのパターニングを行うことが出来る。

(実施例)

以下、同一基板に2個以上のMOS電界効果トランジスタを具える半導体装置を、pMOSFE T及びnMOSFETを具えるCMOSインバータとした例により、実施例の説明を行う。

化膜である。さらに、115はpMOSFETの ゲート電極でありこの場合はp+ポリシリコンで 構成してあり、さらに117はnMOSFETの ゲート電極でありこの場合はpMOSFETの ゲート電極より膜厚が厚いn+型のポリシリコン で構成してある。さらに、119はnMOSFE Tのゲート電極117側面に偏わる側壁腰である。

この第1実施例のCMOSインバータにおいては、nMOSFETのゲート電極117の腰厚をpMOSFETのゲート電極115より厚くしてあることにより、nMOSFETのゲート電極117のみに側壁腰の形成が可能になる。このことの理解を容易にするために第1図を用いて説明したCMOSインパータの製造方法につき以下説明する。

第1実施例の半導体装置の製法説明

第2図(A)~(I)、第3図(A)~(I) 及び第4図(A)~(I)は、第1実施例のCM

特開平4-32260(7)

OSインバータの製造方法の説明に供する図である。特に、第2図(A)~(I)は製造進度に応じインバータの様子を第1図(B)と同様な位置の断面図により示した工程図、第3図(A)~(I)は第1図(C)と同様な位置の断面図により示した工程図、第4図(A)~(I)は第1図(D)と同様な位置の断面図により示した工程図である。

先ず、公知のフォトリソグラフィ技術及びエッチング技術により p型シリコン基板 1 0 1 (以下、基板 1 0 1 と略称することもある。)の pチャネル領域にNウエル 1 0 3 を形成する。次に、公知の菓子分離法によりこの基板 1 0 1 の所定領域にフィールド酸化膜 1 0 5 を形成する(第2図~第4図の各(A)図)。

次に、例えば熟酸化法によりゲート酸化膜113を形成する。次に、公知の成腹方法によりゲート酸化腰形成済みの基板101上に例えば腰厚が450mmのノンドープのポリシリコン層121を形成する(第2図~第4図の各(8)図)。

cm-3となるようにイオン注入し、低濃度不純物層111a.111bを形成する(第2図~第4図の各(E)図)。低濃度不純物層形成のためのイオン注入の際にはnMOSFET側のノンドープ状態のゲート電極117aにもリンが注入されるが、ここでのイオン注入量はソース・ドレイン形成時のそれに比べ非常に少いので無視出来る。

次に、イオン注入用のマスクとして用いたレジストを除去し、その後、例えばCVD法により基板101上側前面に例えばSiO2膜125をゲート電極を埋め込むことが出来る程度の膜障に増積させる(第2図~第4図の各(F)図)。得られたSiO2膜125の基板面の法線方向の場合はゲート電極117a)の側面部分において最も厚くなる(第2図(E)及び第4図(F)にRで示す部分参照)。

次に、異方性エッチング技術により SiO_2 腰 125をエッチングする。この際、 SiO_2 腰 125の、膜厚が厚いゲート電極117aの側面

次に、ノンドープのポリシリコン層121の、 n M O S F E T 形成予定領域に対応する領域上に レジスト層123を形成し、その後、ノンドープ のポリシリコン層121の、レジスト層123か ら露出している領域を公知のエッチング方法によ り250nmエッチングする(第2図~第4図の 各(C)図)。

次に、公知のフォトリソグラフィ技術及びエッチング技術によりノンドープのポリシリコン121をゲート電極形状にパターニングする。これにより、PMOSFET側においては腰厚が200nでノンドープ状態のポリシリコンゲート電極115aが得られ、nMOSFET側においては腰厚が450nmでノンドープ状態のポリシリコンゲート電極117aが得られる(第2図~第4図の各(D)図)。

次に、基板101のnMOSFET形成予定領域以外の領域をレジスト(図示せず)で覆った後、この予定領域にn型不純物としての例えばリン(P)を例えば表面濃度が3.0×1014

にある部分は、腰厚が薄いゲート電極115aの側面にあるSiO₂ 膜が全てエッチングされた後においても残存し側壁膜119となる。この結果、nMOSFET側のゲート電極117aにのみ側壁膜119を形成することが出来る(第2図(G)、第4図(G))。

次に、pMOSFET側ソース・ドレイン領域

形成時のイオン注入マスクとしたレジストを除去し、今度は、基板101の n MOSFET形成予定領域以外の領域をレジスト(図示せず)でである。その後、この予定領域に「例えば加速電圧のの別えばAsイオンを高濃度に(例えば加速電圧で20人としドーズ量を5・0×10¹⁵cm⁻²とした条件で)注入しn型高温度拡散層のの n MOSFET側ソース・ドレイン領域109a.109bを形成する。また、この n 型不純物の の n イオン注入の際には、ノンドーブボリシリコトでは 1 1 7 a にも n 型不純物が同時に注入して で、 n ・型ボリシリコンから成るゲートで で、 n ・型ボリシリコンから成るゲートで 1 7 が同時に得られる(第2図~第4図の 6 (I)図)。

このような手順により第1図に示した第1実施例の半導体装置が得られる。

なお、その後は、図示は省略するが、従来公知の通り、中間絶縁腰の形成、この中間絶縁腰へのコンタクホール形成、各種配線形成を行う。

なお、上述の第1実施例は、pMOSFETの

第2 実施例の半導体装置の構造説明

次に、第2実施例として、pMOSFET及びnMOSFET各々のゲート電標の膜厚を違えてあり然もこれらゲート電極は異極性ゲート構造でかつポリシリコン及び金属シリサイドで構成されたCMOSインバータの例を説明する。

第5回は、その説明に供する断面図であり、この第2実施例のCMOSインパータを第1図(A)のI~I線に相当する位置で切って概略的に示した断面図である。ここで、第5図においては、第1図を用いて説明した構成成分と同様な構成分は同一の番号を付して示してある。また、以下の説明においては、第1図を用いて既に説明した構成成分についての説明を省略する場合もある。

この第2実施例のCMOSインバータにおいては、pMOSFETのゲート電極131をp+ ポリシリコン115及びこの上に積度された金属シリサイド133で構成してあり、また、nMOSFETのゲート電極135を、p+ ポリシリコン

ゲート電極を p・ポリシリコンで構成し、 n M O S F E T のゲート電極を n・ポリシリコンで構成 したいわゆる異極性ゲート構造を有する例であったが、所望のM O S F E T にのみ 側壁膜を設ける という目的のみを考える場合は、ゲート電極は異極性ゲート構造に限られないことは明らかである。

また、上述の第1実施例はCMOS半導体装置の例であったが、同一基板に同一導電型のMOSFETを多数具えた半導体装置についてこれらMOSFETのゲート電極のみに側壁膜を設けたい場合にもこの発明を適用出来ることは明らかである。

また、この発明は、同一基板にMOSFETを3個以上具える半導体装置において、サイドウォール幅が異なる3種類以上のMOSFETを構成したい場合等にも適用出来る。この場合は、ゲート電極の腰厚が違う3種類以上のMOSFETを具える半導体装置が構成されることになる。

1 1 5 とは腰厚が異なる(この実施例の場合は p
・ポリシリコ 1 1 5 より腰厚が厚い) n・ポリシ リコン 1 1 7 及びこの上に積層された金属シリサ イド 1 3 3 で構成してある。金属シリサイド 1 3
3 としては、従来公知の種々のもの例えばタング ステンシリサイド(W S i)、チタンシリサイド (T i S i 2) 等を挙げることが出来る。

さらに、この第2実施例のCMOSインバータでは、PMOSFET及びnMOSFET間において、P・ポリシリコン115及びn・ポリシリコン115及びn・ポリシリコン115、117の接続部137にこれりまり、117の接続部137にこれらポリシリコン115、117の腰厚差による段差部を構成してある。そして、この段差部139における腰厚が厚い側のポリシリコン(この場合はn・ポリシリコン117)の側壁に側壁膜141を設けてある。

さらに、この第2実施例のC.MOSインバータ では、側壁膜141部分上において p M O S F E T の金属シリサイド及び n M O S F E T の金属シ リサイドを非接触状態としてある。

なお、PMOSFETの金属シリサイド及び n MOSFETの金属シリサイドは、金属シリサイ ド同士では非接触状態ということであり、実際の 装置構成においては、互いは例えば金鷹等によっ て電気的に接続してある。このような接続例とし ては、例えば次のようなものがある。

第6図(A)は、接続例の一例を基板101上方から見た平面図により示したものであり、p及びnMOSFET各々の金属シリサイド133の互いが近接する端部部分133a,133b及び倒壁膜141上に金属配線151を設けて金属シリサイド133間を接続した例である。

また、第6図(B)は、接続例の他の例を第6図(A)同様な平面図により示した図である。この例は、p及びnMOSFET各々の金属シリサイド133の互いが近接する端部部分133a、133bをそれぞれ引き出してその引き出し部において金属配線151によって金属シリサイド間を接続した例である。

ブボリシリコン暦121を第1実施例の製法と同様な製法で形成する(第2図(A)及び(B)参照)。ここでは、ゲート酸化膜113はその腰厚が5~20mm程度になるように形成し、ノンドーブボリシリコン暦121はその腰厚が100~500mm程度になるように形成している。

次に、ノンドープポリシリコン121上に、このシリコン層121の p M O S F E T 用のゲート電極とされる領域を覆うレジスト層171をマスクとし、その後、このレジスト層171をマスクとしノンドープポリシリコン層121に n 型不純物としての例えばP 又は A S を例えば10 ' 4 c m - 2 ~ 1 0 ' 5 c m - 2程度のドーズ量で注入する。これによりノンドープシリコン層121は、その一部が n * ポリシリコン121 b になる(第7回(A))。

次に、レジスト層171を除去し、その後、今度は、n・ポリシリコン部分121 b 上にレジスト層173を形成する。そして、このレジスト層173をマスクとしノンドープポリシリコン層

この第2実施例の半導体装置は、p及びnMOSFETのゲート電極の腰厚を互いに違えてあるのでその腰厚差により生じる段差部139に微細な側壁腰141を簡単に形成出来る。そして、この側壁腰141を用い金属シリサイドを分離出来るという効果が得られる。このことの理解を容易にするために第5図及び第6図を用いて説明したCMOSインバータの製造方法につき以下説明する。

第2 実施例の半導体装置の製法説明

第7図(A)~(H)は、第2実施例のCMO Sインパータの製造方法の説明に供する図であ り、特に第二発明の配線形成方法を適用してゲー ト電極を形成する工程をその製造造度に応じ第5 図に対応する位置での断面図により示した工程図 である。

先ず、 p 型シリコン基板 1 0 1 に、 N ウエル 1 0 3 、フィールド酸化膜 1 0 5 、ゲート酸化膜 1 1 3 、ゲート電極の一構成成分となるノンドー

次に、レジスト層173をそのままエッチングマスクとして用い、p・ポリシリコン部分を厚さ方向に一部エッチングし段差部139を得る(第7図(C))。なお、このエッチング量は、側壁膜141(第5図参照)をどの程度の大きさとするか等を考慮して決定する。

次に、レジスト層173を除去後、今度は、p * ポリシリコン部分121a及び n * ポリシリコン部分121a及び n * ポリシリコン部分121b上に、ゲート電極パターニング用レジスト層(図示せず)を形成しこれをマスクとしてこれらポリシリコンをパターニングしpMOSFETのゲート電極115及び n MOSFETのゲート電極117を形成する(第7図(D))。

次に、公知の方法によりpMOSFET側の

ソース・ドレイン領域及びnMOSFET側の ソース・ドレイン領域をそれぞれ形成する(図示 せず)。

次に、公知の成膜方法により基板101上側全面にシリコン酸化膜175を形成する。(第7図(E))。シリコン酸化膜175の腰厚は、段差部139を埋め込むことが出来る程度にするのが 好適である。

次に、異方性エッチング技術により、シリコン酸化展175をpt及びntポリシリコンゲート電極115.117表面が舞出するまでエッチングである。このエッチングにおいては、ゲート電極の出する。第7図(F)においては、pt及を接続でする。第7図(F)においては、pt及を接続でする。第7図(F)においては、pt及接続の段差部139に構成される倒壁膜141のみ図示し、ゲート電極の他の側面に形成される側壁膜についての図示は省略している。

次に、側壁腰141形成済み基板上全面に、ポリシリコンのシリサイド化が可能な金属例えば

コンタクホール形成、各種配線形成を行う。

第7回を用いて説明した方法によれば、p+及びn+ポリシリコケート電極115,117の接続部に構成される段差部139に形成した側壁膜を用い金属シリサイドの分離をセルフアライン的に行えるので、金属シリサイドの分離部の幅を非常に微細なものと出来、分離部を再現性良く形成出来る。

なお、上述した第2実施例の半導体装置の製造方法の説明においては、nMOSFET(又はpMOSFET)のゲート電極への不純物注入と、ソース・ドレイン形成のための基板への不純物注入とを別々の工程で行っているが、ゲート電極及びソース・ドレイン領域への不純物注入は同一工程で行っても勿論良い。

また、上述した第2実施例の半導体装置の製造 方法の説明においては倒壁膜141の形成にシリ コン酸化膜を用いていたが、倒電膜の形成にシリ コン窒化膜を用いても良い。

また、上述においては、第二発明の配線形成方

チタン177を例えば50~100nm程度の 膜厚に公知の成腰方法により形成する(第7図 (G))。

次に、チタン成膜済み試料を650℃程度の温度でアニールして金属シリサイド(この場合はチタンシリサイド)133を形成する。シリサイド化の反応は、側壁膜141上では起こらずゲート電極とされているポリシリコン上及びドレイン領域等とされているシリコン基板上のみで起こる(第7四(H))。

次に、未反応のチタンを例えば硫酸と過酸化水 素水との混合液等により除去する。この結果、金 属シリサイド133は、側壁腰141上部分にお いて分離される。次に、シリサイド化を確実にす るために、この試料を今度は900℃程度の温度 で再びアニールする。このような処理を終える と、第5回に示す第2実施例のCMOSインバー タが得られる。

なお、その後は、図示は省略するが、従来公知 の通り、中間絶縁膜の形成、この中間絶縁膜への

法をCMOSFETの異極性ゲートを形成する場合に適用した例により実施例の説明を行っていたが、この配線形成方法は、これにのみ適用出来るわけではなく、金鷹シリサイドの配線のパターニングに広く適用出来ることは明らかである。

(発明の効果)

上述した説明からも明らかなように、この出願の第一発明によれば、同一基板に2個以上のMOSFETを具える半導体装置において、一部または全部のMOSFETのゲート電極の腰厚を他のMOSFETのゲート電極の腰厚と違えてある。

このため、

① **・ゲート電極への不純物導入及び当該MOS FETのソース・ドレイン領域を形成するための 基板への不純物導入を問ーイオン注入工程でかつ ソース・ドレイン領域形成に適正なイオン注入条 件で行う方法により半導体装置を製造する場合で も、当該MOSFETのゲート電極の腰厚を当該 ゲート電極の不純物プロファイルが適正となるよ うな腰度に予め出来るので、ゲート電極及びソー

特開平4-32260(11)

ス・ドレイン領域両者の不純物プロファイルが遺 正なMOSFETを具える半導体装置が提供できる。

②・・ゲート電優にサイドウォールを具えるMOSFETにおいてはサイドウオールの幅はゲート電極の腰厚により制御出来る。従って、この第一発明の構成によれば、一部のMOSFETのみがサイドウォールを具えている半導体装置、又は、サイドウォール幅が一部のMOSFETにおいてまたは各MOSFET毎に違っている半導体装置を容易に提供出来る。

③・・・異極性ゲートを有するCMOS半導体装置にこの第一発明を運用する場合、p及びnMOSFETの各々のゲート電極の腰厚を違える構成と出来る。このため、p及びnMOSFETの各々のゲート電極の接続部に構成される段差部に側壁腰を設けこの側壁膜上には金属シリサイドが出来ないことを利用してゲート電極の金属シリサイドの分離が出来る。

また、この出願の第二発明の配線形成方法によ

第2図(A)~(I)、第3図(A)~(I) 及び第4図(A)~(I)は、第1実施例の半導 体装置の製造工程図、

第5回は、第2 実施例の半導体装置の構造説明 に供する図、

第6図(A)及び(B)は、非接触状態の金属シリサイド間の接続例を示す図、

第7図(A)~(H)は、第2実施例の半導体 装置の主にゲート電極形成工程を示す図、

第8回、第9回及び第10回は、従来技術の説明に供する図、

第11図及び第12図は、従来技術の問題点の説明に供する図である。

- 101…p型シリコン基板
- 103~Nウエル
- 105ーフィールド酸化膜
- 107a, 107b---pMOSFETのソース・ ドレイン領域。
- 109a, 109b…nMOSFETのソース・ ドレイン領域

れば、シリコン層の段差部に設けたシリコン酸化 **腰又はシリコン室化膜上においては金属シリサイ** ドが形成されないことを利用して金属シリサイド のパターニングを行う。ここで、この段差部のシ リコン酸化膜又はシリコン窒化膜は、ホトマスク 等を用いたリソグラフィ等を用い形成するのでは なくこれら腰を成腰後異方性エッチング等により セルフアライン的に再現良く形成出来る。従っ て、金属シリサイド分離幅(第12図中しょ) は、従来ではリソグラフィ技術の電光限界等から O. 4 µ m以上は必要であったのに対し、この発 明では露光限界等の制約を受けないのでより微細 に出来る。このため、金属シリサイドを接続する 際に必要な面積も小さくて済む。従って、例えば 第6図(B)に示したように配線部を引き出すこ と等が出来るので配線パターン設計の自由度を挙 げること等も可能になる。

4. 図面の簡単な説明

第1図(A)~(D)は、第1実施例の半導体 装置の構造説明に供する図、


- 111a,111b…低不純物濃度層
- 113 -- ゲート酸化膜
- 1 1 5 m p M O S F E T のゲート電極 (p・ポリ シリコン)
- 1 1 7 ··· n M O S F E T のゲート電極 (n ・ ポリ シリコン)
- 1 1 9 --- 側壁膜
- 121mノンドープのポリシリコン層
- 123 -- レジスト層
- 1 1 5 a . 1 1 7 a ··· ノンドープ状態のポリシリコンゲート電標
- 125 ··· S i O 2 膜
- 131 --- pMOSFETのゲート電極
- 133…金属シリサイド
- 135 mn MOSFETのゲート電極
- 137…両ゲート電便の接続部
- 139…段差部、 141…側壁膜
- 151…金属配根
- 133a, 133b -- p及びn M O S F E T の金 属シリサイドの端部部分

特開平4-32260 (12)

1 2 1 a -- p * ポリシリコン部分 - n ・ ポリシリコン部分 173 -- レジスト層 177ーチタン。

105 105 (A)


(B)



沖電気工業株式会社


代理人








第1実施例の半導体装置の製造工程図(Ⅱ-Ⅱ線新面による)

第 2 図












131: pMOSFETのゲート電優 133:金属シリサイド 135: nMOSFETのゲート電優 137:両ゲート電優の接続部 139: 段差部 141: 側壁腰


第2実施例の半導体装置の構造説明に供する図


第5図
















39 39 33

従来技術の説明に供する図


第10図


従来技術の説明に供する図 第 9 図





従来技術の問題点の説明に供する図 第 11 図





従来技術の問題点の説明に供する図 第 12 図